这是描述信息
兆易创新GD32-GigaDevice-兆易创新代理

兆易创新GD32E103CBT6-GD32 ARM Cortex-M4 Microcontroller

兆易创新GD32E103CBT6-GD32 ARM Cortex-M4 Microcontroller GigaDevice Semiconductor Inc. GD32E103xx ARM® Cortex™-M4 32-bit MCU Datasheet General description The GD32E103xx device belongs to the connectivity line of GD32 MCU Family. It is a 32-bit general-purpose microcontroller based on the ARM® Cortex™-M4 RISC core with best cost- performance ratio in terms of enhanced processing capacity, reduced power consumption and peripheral set. The Cortex™-M4 core features implements a full set of DSP instructions to address digital signal control markets that demand an efficient, easy-to-use blend of control and signal processing capabilities. It also provides powerful trace technology for enhanced application security and advanced debug support. The GD32E103xx device incorporates the ARM® Cortex®-M4 32-bit processor core operating at 120 MHz frequency with Flash accesses zero wait states to obtain maximum efficiency. It provides up to 128 KB on-chip Flash memory and 32 KB SRAM memory. An extensive range of enhanced I/Os and peripherals connected to two APB buses. The devices offer up to two 12-bit 3 MSPS ADCs, two 12-bit DACs, up to ten general 16-bit timers, two 16-bit PWM advanced timers, and two 16-bit basic timers, as well as standard and advanced communication interfaces: up to three SPIs, two I2Cs, three USARTs and two UARTs, two I2Ss, an USBFS and two CANs. The device operates from 1.71 to 3.6 V power supply and available in –40 to +85 °C temperature range. Several power saving modes provide the flexibility for maximum optimization between wakeup latency and power consumption, an especially important consideration in low power applications. The above features make GD32E103xx devices suitable for a wide range of interconnection and advanced applications, especially in areas such as industrial control, motor drives, consumer and handheld equipment, human machine interface, security and alarm systems, POS, automotive navigation, IoT and so on. Device information Table 2-1. GD32E103xx devices features and peripheral list   Part Number GD32E103xx   T8 TB C8 CB R8 RB V8 VB Flash (KB) 64 128 64 128 64 128 64 128 SRAM (KB) 20 32 20 32 20 32 20 32 Timers General timer(16- bit) 4 (1-4) 4 (1-4) 10 (1-4,8-13) 10 (1-4,8-13) 10 (1-4,8-13) 10 (1-4,8-13) 10 (1-4,8-13) 10 (1-4,8-13)   Advanced timer(16-bit) 1 (0) 1 (0) 1 (0) 1 (0) 2 (0,7) 2 (0,7) 2 (0,7) 2 (0,7)   SysTick 1 1 1 1 1 1 1 1     Basic timer(16-bit) 2 (5,6) 2 (5,6) 2 (5,6) 2 (5,6) 2 (5,6) 2 (5,6) 2 (5,6) 2 (5,6)   Watchdog 2 2 2 2 2 2 2 2   RTC 1 1 1 1 1 1 1 1 Connectivity   USART 2 (0-1) 2 (0-1) 3 (0-2) 3 (0-2) 3 (0-2) 3 (0-2) 3 (0-2) 3 (0-2)     UART 0 0 0 0 2 (3-4) 2 (3-4) 2 (3-4) 2 (3-4)     I2C 1 (0) 1 (0) 2 (0-1) 2 (0-1) 2 (0-1) 2 (0-1) 2 (0-1) 2 (0-1)     SPI/I2S 1/0 (0/-) 1/0 (0/-) 3/2 (0-2)/(1-2) 3/2 (0-2)/(1-2) 3/2 (0-2)/(1-2) 3/2 (0-2)/(1-2) 3/2 (0-2)/(1-2) 3/2 (0-2)/(1-2)   CAN 2xFD 2xFD 2xFD 2xFD 2xFD 2xFD 2xFD 2xFD   USBFS 1 1 1 1 1 1 1 1 GPIO 26 26 37 37
兆易创新GD32-GigaDevice-兆易创新代理
产品描述

兆易创新GD32E103CBT6-GD32 ARM Cortex-M4 Microcontroller

GigaDevice Semiconductor Inc.
GD32E103xx
ARM® Cortex™-M4 32-bit MCU
Datasheet

General description

The GD32E103xx device belongs to the connectivity line of GD32 MCU Family. It is a 32-bit general-purpose microcontroller based on the ARM® Cortex™-M4 RISC core with best cost- performance ratio in terms of enhanced processing capacity, reduced power consumption and peripheral set. The Cortex™-M4 core features implements a full set of DSP instructions to address digital signal control markets that demand an efficient, easy-to-use blend of control and signal processing capabilities. It also provides powerful trace technology for enhanced application security and advanced debug support.
The GD32E103xx device incorporates the ARM® Cortex®-M4 32-bit processor core operating at 120 MHz frequency with Flash accesses zero wait states to obtain maximum efficiency. It provides up to 128 KB on-chip Flash memory and 32 KB SRAM memory. An extensive range of enhanced I/Os and peripherals connected to two APB buses. The devices offer up to two 12-bit 3 MSPS ADCs, two 12-bit DACs, up to ten general 16-bit timers, two 16-bit PWM advanced timers, and two 16-bit basic timers, as well as standard and advanced communication interfaces: up to three SPIs, two I2Cs, three USARTs and two UARTs, two I2Ss, an USBFS and two CANs.
The device operates from 1.71 to 3.6 V power supply and available in –40 to +85 °C temperature range. Several power saving modes provide the flexibility for maximum optimization between wakeup latency and power consumption, an especially important consideration in low power applications.
The above features make GD32E103xx devices suitable for a wide range of interconnection and advanced applications, especially in areas such as industrial control, motor drives, consumer and handheld equipment, human machine interface, security and alarm systems, POS, automotive navigation, IoT and so on.

Device information

Table 2-1. GD32E103xx devices features and peripheral list

 

Part Number

GD32E103xx

 

T8

TB

C8

CB

R8

RB

V8

VB

Flash (KB)

64

128

64

128

64

128

64

128

SRAM (KB)

20

32

20

32

20

32

20

32

Timers

General timer(16-

bit)

4

(1-4)

4

(1-4)

10

(1-4,8-13)

10

(1-4,8-13)

10

(1-4,8-13)

10

(1-4,8-13)

10

(1-4,8-13)

10

(1-4,8-13)

 

Advanced

timer(16-bit)

1

(0)

1

(0)

1

(0)

1

(0)

2

(0,7)

2

(0,7)

2

(0,7)

2

(0,7)

 

SysTick

1

1

1

1

1

1

1

1

 

 

Basic timer(16-bit)

2

(5,6)

2

(5,6)

2

(5,6)

2

(5,6)

2

(5,6)

2

(5,6)

2

(5,6)

2

(5,6)

 

Watchdog

2

2

2

2

2

2

2

2

 

RTC

1

1

1

1

1

1

1

1

Connectivity

 

USART

2

(0-1)

2

(0-1)

3

(0-2)

3

(0-2)

3

(0-2)

3

(0-2)

3

(0-2)

3

(0-2)

 

 

UART

0

0

0

0

2

(3-4)

2

(3-4)

2

(3-4)

2

(3-4)

 

 

I2C

1

(0)

1

(0)

2

(0-1)

2

(0-1)

2

(0-1)

2

(0-1)

2

(0-1)

2

(0-1)

 

 

SPI/I2S

1/0

(0/-)

1/0

(0/-)

3/2

(0-2)/(1-2)

3/2

(0-2)/(1-2)

3/2

(0-2)/(1-2)

3/2

(0-2)/(1-2)

3/2

(0-2)/(1-2)

3/2

(0-2)/(1-2)

 

CAN

2xFD

2xFD

2xFD

2xFD

2xFD

2xFD

2xFD

2xFD

 

USBFS

1

1

1

1

1

1

1

1

GPIO

26

26

37

37

51

51

80

80

EXMC

0

0

0

0

0

0

1

1

EXTI

16

16

16

16

16

16

16

16

ADC

Units

2

2

2

2

2

2

2

2

 

Channels

10

10

10

10

16

16

16

16

DAC

2

2

2

2

2

2

2

2

Package

QFN36

LQFP48

LQFP64

LQFP100

Memory map

Table 2-2. GD32E103xx memory map

Pre-defined

regions

 

Bus

 

Address

 

Peripherals

External device

 

 

 

AHB3

0xA000 0000 - 0xA000 0FFF

EXMC - SWREG

 

 

External RAM

 

0x9000 0000 - 0x9FFF FFFF

Reserved

 

 

0x7000 0000 - 0x8FFF FFFF

Reserved

 

 

 

0x6000 0000 - 0x63FF FFFF

EXMC -

NOR/PSRAM/SRAM

 

 

 

 

 

 

 

 

Peripheral

 

 

 

 

 

 

 

 

AHB1

0x5000 0000 - 0x5003 FFFF

USBFS

 

 

0x4008 0000 - 0x4FFF FFFF

Reserved

 

 

0x4004 0000 - 0x4007 FFFF

Reserved

 

 

0x4002 BC00 - 0x4003 FFFF

Reserved

 

 

0x4002 B000 - 0x4002 BBFF

Reserved

 

 

0x4002 A000 - 0x4002 AFFF

Reserved

 

 

0x4002 8000 - 0x4002 9FFF

Reserved

 

 

0x4002 6800 - 0x4002 7FFF

Reserved

 

 

0x4002 6400 - 0x4002 67FF

Reserved

 

 

0x4002 6000 - 0x4002 63FF

Reserved

 

 

0x4002 5000 - 0x4002 5FFF

Reserved

 

 

0x4002 4000 - 0x4002 4FFF

Reserved

 

 

0x4002 3C00 - 0x4002 3FFF

Reserved

 

Pre-defined

regions

 

Bus

 

Address

 

 

0x4002 3800 - 0x4002 3BFF

 

 

0x4002 3400 - 0x4002 37FF

 

 

0x4002 3000 - 0x4002 33FF

 

 

0x4002 2C00 - 0x4002 2FFF

 

 

0x4002 2800 - 0x4002 2BFF

 

 

0x4002 2400 - 0x4002 27FF

 

 

0x4002 2000 - 0x4002 23FF

 

 

0x4002 1C00 - 0x4002 1FFF

 

 

0x4002 1800 - 0x4002 1BFF

 

 

0x4002 1400 - 0x4002 17FF

 

 

0x4002 1000 - 0x4002 13FF

 

 

0x4002 0C00 - 0x4002 0FFF

 

 

0x4002 0800 - 0x4002 0BFF

 

 

0x4002 0400 - 0x4002 07FF

 

 

0x4002 0000 - 0x4002 03FF

 

 

0x4001 8400 - 0x4001 FFFF

 

 

0x4001 8000 - 0x4001 83FF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

APB2

0x4001 7C00 - 0x4001 7FFF

 

 

0x4001 7800 - 0x4001 7BFF

 

 

0x4001 7400 - 0x4001 77FF

 

 

0x4001 7000 - 0x4001 73FF

 

 

0x4001 6C00 - 0x4001 6FFF

 

 

0x4001 6800 - 0x4001 6BFF

 

 

0x4001 5C00 - 0x4001 67FF

 

 

0x4001 5800 - 0x4001 5BFF

 

 

0x4001 5400 - 0x4001 57FF

 

 

0x4001 5000 - 0x4001 53FF

 

 

0x4001 4C00 - 0x4001 4FFF

 

 

0x4001 4800 - 0x4001 4BFF

 

 

0x4001 4400 - 0x4001 47FF

 

 

0x4001 4000 - 0x4001 43FF

 

 

0x4001 3C00 - 0x4001 3FFF

 

 

0x4001 3800 - 0x4001 3BFF

 

 

0x4001 3400 - 0x4001 37FF

 

 

0x4001 3000 - 0x4001 33FF

 

 

0x4001 2C00 - 0x4001 2FFF

 

 

0x4001 2800 - 0x4001 2BFF

 

 

0x4001 2400 - 0x4001 27FF

 

 

0x4001 2000 - 0x4001 23FF

 

Pre-defined

regions

 

Bus

 

Address

 

Peripherals

 

 

0x4001 1C00 - 0x4001 1FFF

Reserved

 

 

0x4001 1800 - 0x4001 1BFF

GPIOE

 

 

0x4001 1400 - 0x4001 17FF

GPIOD

 

 

0x4001 1000 - 0x4001 13FF

GPIOC

 

 

0x4001 0C00 - 0x4001 0FFF

GPIOB

 

 

0x4001 0800 - 0x4001 0BFF

GPIOA

 

 

0x4001 0400 - 0x4001 07FF

EXTI

 

 

0x4001 0000 - 0x4001 03FF

AFIO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

APB1

0x4000 CC00 - 0x4000 FFFF

Reserved

 

 

0x4000 C800 - 0x4000 CBFF

CTC

 

 

0x4000 C400 - 0x4000 C7FF

Reserved

 

 

0x4000 C000 - 0x4000 C3FF

Reserved

 

 

0x4000 8000 - 0x4000 BFFF

Reserved

 

 

0x4000 7C00 - 0x4000 7FFF

Reserved

 

 

0x4000 7800 - 0x4000 7BFF

Reserved

 

 

0x4000 7400 - 0x4000 77FF

DAC

 

 

0x4000 7000 - 0x4000 73FF

PMU

 

 

0x4000 6C00 - 0x4000 6FFF

BKP

 

 

0x4000 6800 - 0x4000 6BFF

CAN1

 

 

0x4000 6400 - 0x4000 67FF

CAN0

 

 

0x4000 6000 - 0x4000 63FF

CAN SRAM 1K bytes

 

 

0x4000 5C00 - 0x4000 5FFF

Reserved

 

 

0x4000 5800 - 0x4000 5BFF

I2C1

 

 

0x4000 5400 - 0x4000 57FF

I2C0

 

 

0x4000 5000 - 0x4000 53FF

UART4

 

 

0x4000 4C00 - 0x4000 4FFF

UART3

 

 

0x4000 4800 - 0x4000 4BFF

USART2

 

 

0x4000 4400 - 0x4000 47FF

USART1

 

 

0x4000 4000 - 0x4000 43FF

Reserved

 

 

0x4000 3C00 - 0x4000 3FFF

SPI2/I2S2

 

 

0x4000 3800 - 0x4000 3BFF

SPI1/I2S1

 

 

0x4000 3400 - 0x4000 37FF

Reserved

 

 

0x4000 3000 - 0x4000 33FF

FWDGT

 

 

0x4000 2C00 - 0x4000 2FFF

WWDGT

 

 

0x4000 2800 - 0x4000 2BFF

RTC

 

 

0x4000 2400 - 0x4000 27FF

Reserved

 

 

0x4000 2000 - 0x4000 23FF

TIMER13

 

 

0x4000 1C00 - 0x4000 1FFF

TIMER12

 

 

0x4000 1800 - 0x4000 1BFF

TIMER11

 

 

Pre-defined

regions

 

Bus

 

Address

 

Peripherals

 

 

0x4000 1400 - 0x4000 17FF

TIMER6

0x4000 1000 - 0x4000 13FF

TIMER5

0x4000 0C00 - 0x4000 0FFF

TIMER4

0x4000 0800 - 0x4000 0BFF

TIMER3

0x4000 0400 - 0x4000 07FF

TIMER2

0x4000 0000 - 0x4000 03FF

TIMER1

 

 

 

 

 

SRAM

 

 

 

 

 

AHB

0x2007 0000 - 0x3FFF FFFF

Reserved

0x2006 0000 - 0x2006 FFFF

Reserved

0x2003 0000 - 0x2005 FFFF

Reserved

0x2002 0000 - 0x2002 FFFF

Reserved

0x2001 C000 - 0x2001 FFFF

 

 

SRAM

0x2001 8000 - 0x2001 BFFF

0x2000 5000 - 0x2001 7FFF

0x2000 0000 - 0x2000 4FFF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Code

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AHB

0x1FFF F810 - 0x1FFF FFFF

Reserved

0x1FFF F800 - 0x1FFF F80F

Option Bytes

0x1FFF F000 - 0x1FFF F7FF

 

 

Boot loader

0x1FFF C010 - 0x1FFF EFFF

0x1FFF C000 - 0x1FFF C00F

0x1FFF B000 - 0x1FFF BFFF

0x1FFF 7A10 - 0x1FFF AFFF

Reserved

0x1FFF 7800 - 0x1FFF 7A0F

Reserved

0x1FFF 0000 - 0x1FFF 77FF

Reserved

0x1FFE C010 - 0x1FFE FFFF

Reserved

0x1FFE C000 - 0x1FFE C00F

Reserved

0x1001 0000 - 0x1FFE BFFF

Reserved

0x1000 0000 - 0x1000 FFFF

Reserved

0x083C 0000 - 0x0FFF FFFF

Reserved

0x0830 0000 - 0x083B FFFF

Reserved

0x0810 0000 - 0x082F FFFF

 

Main Flash

0x0802 0000 - 0x080F FFFF

0x0800 0000 - 0x0801 FFFF

0x0030 0000 - 0x07FF FFFF

Reserved

0x0010 0000 - 0x002F FFFF

 

Aliased to Main Flash or Boot loader

0x0002 0000 - 0x000F FFFF

0x0000 0000 - 0x0001 FFFF

 

GD32E103Vx LQFP100 pin definitions

Table 2-3. GD32E103Vx LQFP100 pin definitions

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

PE2

 

1

 

I/O

 

5VT

Default: PE2

Alternate: TRACECK, EXMC_A23

 

PE3

 

2

 

I/O

 

5VT

Default: PE3

Alternate: TRACED0, EXMC_A19

 

PE4

 

3

 

I/O

 

5VT

Default: PE4

Alternate: TRACED1, EXMC_A20

 

PE5

 

4

 

I/O

 

5VT

Default: PE5

Alternate: TRACED2, EXMC_A21 Remap: TIMER8_CH0

 

PE6

 

5

 

I/O

 

5VT

Default: PE6

Alternate: TRACED3, EXMC_A22 Remap: TIMER8_CH1

VBAT

6

P

-

Default: VBAT

PC13- TAMPER-

RTC

 

7

 

I/O

 

-

 

Default: PC13

Alternate: RTC_TAMPER

PC14-

OSC32IN

 

8

 

I/O

 

-

Default: PC14

Alternate: OSC32IN

PC15- OSC32OU

T

 

9

 

I/O

 

-

 

Default: PC15 Alternate: OSC32OUT

VSS_5

10

P

-

Default: VSS_5

VDD_5

11

P

-

Default: VDD_5

 

OSCIN

 

12

 

I

 

-

Default: OSCIN

Remap: PD0

 

OSCOUT

 

13

 

O

 

-

Default: OSCOUT

Remap:PD1

NRST

14

I/O

-

Default: NRST

 

PC0

 

15

 

I/O

 

-

Default: PC0

Alternate: ADC01_IN10

 

PC1

 

16

 

I/O

 

-

Default: PC1

Alternate: ADC01_IN11

 

PC2

 

17

 

I/O

 

-

Default: PC2

Alternate: ADC01_IN12

 

PC3

 

18

 

I/O

 

-

Default: PC3

Alternate: ADC01_IN13

VSSA

19

P

-

Default: VSSA

VREF-

20

P

-

Default: VREF-

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

VREF+

21

P

-

Default: VREF+

VDDA

22

P

-

Default: VDDA

 

PA0-WKUP

 

23

 

I/O

 

-

Default: PA0

Alternate: WKUP, USART1_CTS, ADC01_IN0, TIMER1_CH0_ETI, TIMER4_CH0, TIMER7_ETI

 

PA1

 

24

 

I/O

 

-

Default: PA1

Alternate: USART1_RTS, ADC01_IN1, TIMER4_CH1, TIMER1_CH1

 

PA2

 

25

 

I/O

 

-

Default: PA2

Alternate: USART1_TX, TIMER4_CH2, ADC01_IN2, TIMER8_CH0, TIMER1_CH2, SPI0_IO2

 

PA3

 

26

 

I/O

 

-

Default: PA3

Alternate: USART1_RX, TIMER4_CH3, ADC01_IN3, TIMER1_CH3, TIMER8_CH1, SPI0_IO3

VSS_4

27

P

-

Default: VSS_4

VDD_4

28

P

-

Default: VDD_4

 

 

PA4

 

 

29

 

 

I/O

 

 

-

Default: PA4

Alternate: SPI0_NSS, USART1_CK, DAC_OUT0, ADC01_IN4

Remap: SPI2_NSS, I2S2_WS

 

PA5

 

30

 

I/O

 

-

Default: PA5

Alternate: SPI0_SCK, ADC01_IN5, DAC_OUT1

 

 

PA6

 

 

31

 

 

I/O

 

 

-

Default: PA6

Alternate: SPI0_MISO, TIMER7_BKIN, ADC01_IN6, TIMER2_CH0, TIMER12_CH0

Remap: TIMER0_BKIN

 

 

PA7

 

 

32

 

 

I/O

 

 

-

Default: PA7

Alternate: SPI0_MOSI, TIMER7_CH0_ON, ADC01_IN7, TIMER2_CH1, TIMER13_CH0

Remap: TIMER0_CH0_ON

 

PC4

 

33

 

I/O

 

-

Default: PC4

Alternate: ADC01_IN14

 

PC5

 

34

 

I/O

 

-

Default: PC5

Alternate: ADC01_IN15

 

PB0

 

35

 

I/O

 

-

Default: PB0

Alternate: ADC01_IN8, TIMER2_CH2, TIMER7_CH1_ON

Remap: TIMER0_CH1_ON

 

PB1

 

36

 

I/O

 

-

Default: PB1

Alternate: ADC01_IN9, TIMER2_CH3, TIMER7_CH2_ON

Remap: TIMER0_CH2_ON

PB2

37

I/O

5VT

Default: PB2, BOOT1

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

PE7

 

38

 

I/O

 

5VT

Default: PE7 Alternate: EXMC_D4

Remap: TIMER0_ETI

 

PE8

 

39

 

I/O

 

5VT

Default: PE8 Alternate: EXMC_D5

Remap: TIMER0_CH0_ON

 

PE9

 

40

 

I/O

 

5VT

Default: PE9 Alternate: EXMC_D6

Remap: TIMER0_CH0

 

PE10

 

41

 

I/O

 

5VT

Default: PE10 Alternate: EXMC_D7

Remap: TIMER0_CH1_ON

 

PE11

 

42

 

I/O

 

5VT

Default: PE11

Alternate: EXMC_D8 Remap: TIMER0_CH1

 

PE12

 

43

 

I/O

 

5VT

Default: PE12 Alternate: EXMC_D9

Remap: TIMER0_CH2_ON

 

PE13

 

44

 

I/O

 

5VT

Default: PE13 Alternate: EXMC_D10

Remap: TIMER0_CH2

 

PE14

 

45

 

I/O

 

5VT

Default: PE14 Alternate: EXMC_D11

Remap: TIMER0_CH3

 

PE15

 

46

 

I/O

 

5VT

Default: PE15 Alternate: EXMC_D12

Remap: TIMER0_BKIN

 

PB10

 

47

 

I/O

 

5VT

Default: PB10

Alternate: I2C1_SCL, USART2_TX Remap: TIMER1_CH2

 

PB11

 

48

 

I/O

 

5VT

Default: PB11

Alternate: I2C1_SDA, USART2_RX Remap: TIMER1_CH3

VSS_1

49

P

-

Default: VSS_1

VDD_1

50

P

-

Default: VDD_1

 

PB12

 

51

 

I/O

 

5VT

Default: PB12

Alternate: SPI1_NSS, I2S1_WS, I2C1_SMBA, USART2_CK, TIMER0_BKIN, CAN1_RX

 

PB13

 

52

 

I/O

 

5VT

Default: PB13

Alternate: SPI1_SCK, I2S1_CK, USART2_CTS, TIMER0_CH0_ON, CAN1_TX, I2C1_TXFRAME

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

PB14

 

53

 

I/O

 

5VT

Default: PB14

Alternate: SPI1_MISO, USART2_RTS, TIMER0_CH1_ON, TIMER11_CH0

 

PB15

 

54

 

I/O

 

5VT

Default: PB15

Alternate: SPI1_MOSI, I2S1_SD, TIMER0_CH2_ON, TIMER11_CH11

 

PD8

 

55

 

I/O

 

5VT

Default: PD8 Alternate: EXMC_D13

Remap: USART2_TX

 

PD9

 

56

 

I/O

 

5VT

Default: PD9 Alternate: EXMC_D14

Remap: USART2_RX

 

PD10

 

57

 

I/O

 

5VT

Default: PD10

Alternate: EXMC_D15 Remap: USART2_CK

 

PD11

 

58

 

I/O

 

5VT

Default: PD11 Alternate: EXMC_A16

Remap: USART2_CTS

 

PD12

 

59

 

I/O

 

5VT

Default: PD12 Alternate: EXMC_A17

Remap: TIMER3_CH0, USART2_RTS

 

PD13

 

60

 

I/O

 

5VT

Default: PD13 Alternate: EXMC_A18

Remap: TIMER3_CH1

 

PD14

 

61

 

I/O

 

5VT

Default: PD14 Alternate: EXMC_D0

Remap: TIMER3_CH2

 

PD15

 

62

 

I/O

 

5VT

Default: PD15 Alternate: EXMC_D1

Remap: TIMER3_CH3, CTC_SYNC

 

PC6

 

63

 

I/O

 

5VT

Default: PC6

Alternate: I2S1_MCK, TIMER7_CH0 Remap: TIMER2_CH0

 

PC7

 

64

 

I/O

 

5VT

Default: PC7

Alternate: I2S2_MCK, TIMER7_CH1 Remap: TIMER2_CH1

 

PC8

 

65

 

I/O

 

5VT

Default: PC8

Alternate: TIMER7_CH2 Remap: TIMER2_CH2

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

PC9

 

66

 

I/O

 

5VT

Default: PC9

Alternate: TIMER7_CH3 Remap: TIMER2_CH3

 

PA8

 

67

 

I/O

 

5VT

Default: PA8

Alternate: USART0_CK, TIMER0_CH0, CK_OUT0, VCORE, USBFS_SOF, CTC_SYNC

 

PA9

 

68

 

I/O

 

5VT

Default: PA9

Alternate: USART0_TX, TIMER0_CH1, USBFS_VBUS

 

PA10

 

69

 

I/O

 

5VT

Default: PA10

Alternate: USART0_RX, TIMER0_CH2, USBFS_ID, V1REF

 

PA11

 

70

 

I/O

 

5VT

Default: PA11

Alternate: USART0_CTS, CAN0_RX, USBFS_DM, TIMER0_CH3

 

PA12

 

71

 

I/O

 

5VT

Default: PA12

Alternate: USART0_RTS, CAN0_TX, USBFS_DP, TIMER0_ETI

 

PA13

 

72

 

I/O

 

5VT

Default: JTMS, SWDIO

Remap: PA13

NC

73

-

-

-

VSS_2

74

P

-

Default: VSS_2

VDD_2

75

P

-

Default: VDD_2

 

PA14

 

76

 

I/O

 

5VT

Default: JTCK, SWCLK

Remap:PA14

 

PA15

 

77

 

I/O

 

5VT

Default: JTDI

Alternate: SPI2_NSS, I2S2_WS

Remap: TIMER1_CH0, TIMER1_ETI, PA15, SPI0_NSS

 

PC10

 

78

 

I/O

 

5VT

Default: PC10 Alternate: UART3_TX

Remap: USART2_TX, SPI2_SCK, I2S2_CK

 

PC11

 

79

 

I/O

 

5VT

Default: PC11 Alternate: UART3_RX

Remap: USART2_RX, SPI2_MISO

 

PC12

 

80

 

I/O

 

5VT

Default: PC12 Alternate: UART4_TX

Remap: USART2_CK, SPI2_MOSI, I2S2_SD

 

PD0

 

81

 

I/O

 

5VT

Default: PD0 Alternate: EXMC_D2

Remap: OSCIN, CAN0_RX

 

PD1

 

82

 

I/O

 

5VT

Default: PD1 Alternate: EXMC_D3

Remap: OSCOUT, CAN0_TX

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

PD2

 

83

 

I/O

 

5VT

Default: PD2

Alternate: TIMER2_ETI, UART4_RX

 

PD3

 

84

 

I/O

 

5VT

Default: PD3 Alternate: EXMC_CLK

Remap: USART1_CTS

 

PD4

 

85

 

I/O

 

5VT

Default: PD4

Alternate: EXMC_NOE Remap: USART1_RTS

 

PD5

 

86

 

I/O

 

5VT

Default: PD5

Alternate: EXMC_NWE Remap: USART1_TX

 

PD6

 

87

 

I/O

 

5VT

Default: PD6

Alternate: EXMC_NWAIT Remap: USART1_RX

 

PD7

 

88

 

I/O

 

5VT

Default: PD7 Alternate: EXMC_NE0

Remap: USART1_CK

 

PB3

 

89

 

I/O

 

5VT

Default: JTDO

Alternate: SPI2_SCK, I2S2_CK

Remap: TIMER1_CH1, PB3, TRACESWO, SPI0_SCK

 

PB4

 

90

 

I/O

 

5VT

Default: NJTRST

Alternate: SPI2_MISO, I2C0_TXFRAME Remap: TIMER2_CH0, PB4, SPI0_MISO

 

PB5

 

91

 

I/O

 

-

Default: PB5

Alternate: I2C0_SMBA, SPI2_MOSI, I2S2_SD Remap: TIMER2_CH1, SPI0_MOSI, CAN1_RX

 

PB6

 

92

 

I/O

 

5VT

Default: PB6

Alternate: I2C0_SCL, TIMER3_CH0 Remap: USART0_TX, CAN1_TX, SPI0_IO2

 

PB7

 

93

 

I/O

 

5VT

Default: PB7

Alternate: I2C0_SDA, TIMER3_CH1, EXMC_NL(NADV) Remap: USART0_RX, SPI0_IO3

BOOT0

94

I

-

Default: BOOT0

 

PB8

 

95

 

I/O

 

5VT

Default: PB8

Alternate: TIMER3_CH2, TIMER9_CH0 Remap: I2C0_SCL, CAN0_RX

 

PB9

 

96

 

I/O

 

5VT

Default: PB9

Alternate: TIMER3_CH3, TIMER10_CH0 Remap: I2C0_SDA, CAN0_TX

 

PE0

 

97

 

I/O

 

5VT

Default:PE0

Alternate: TIMER3_ETI, EXMC_NBL0

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

PE1

 

98

 

I/O

 

5VT

Default: PE1

Alternate: EXMC_NBL1

VSS_3

99

P

-

Default: VSS_3

VDD_3

100

P

-

Default: VDD_3

Notes:
1.Type: I= input, O = output, P = power.
2.I/O Level: 5VT = 5V tolerant.
3.Functions are available in GD32E103xx devices.

GD32E103Rx LQFP64 pin definitions

Table 2-4. GD32E103Rx LQFP64 pin definitions

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

VBAT

1

P

-

Default: VBAT

PC13- TAMPER-

RTC

 

2

 

I/O

 

-

 

Default: PC13

Alternate: RTC_TAMPER

PC14-

OSC32IN

 

3

 

I/O

 

-

Default: PC14

Alternate:OSC32IN

PC15-

OSC32OUT

 

4

 

I/O

 

-

Default: PC15

Alternate:OSC32OUT

 

PD0-OSCIN

 

5

 

I

 

-

Default: OSCIN

Remap: PD0(3)

PD1-

OSCOUT

 

6

 

O

 

-

Default: OSCOUT

Remap: PD1(3)

NRST

7

I/O

-

Default: NRST

 

PC0

 

8

 

I/O

 

-

Default: PC0

Alternate: ADC01_IN10

 

PC1

 

9

 

I/O

 

-

Default: PC1

Alternate: ADC01_IN11

 

PC2

 

10

 

I/O

 

-

Default: PC2

Alternate: ADC01_IN12

 

PC3

 

11

 

I/O

 

-

Default: PC3

Alternate: ADC01_IN13

VSSA

12

P

-

Default: VSSA

VDDA

13

P

-

Default: VDDA

 

PA0-WKUP

 

14

 

I/O

 

-

Default: PA0

Alternate: WKUP, USART1_CTS, ADC01_IN0, TIMER1_CH0_ETI, TIMER4_CH0, TIMER7_ETI

PA1

15

I/O

-

Default: PA1

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

 

 

 

 

Alternate: USART1_RTS, ADC01_IN1, TIMER4_CH1,

 

 

 

 

TIMER1_CH1

 

 

 

 

Default: PA2

PA2

16

I/O

-

Alternate: USART1_TX, TIMER4_CH2, ADC01_IN2,

 

 

 

 

TIMER8_CH0, TIMER1_CH2, SPI0_IO2

 

 

 

 

Default: PA3

PA3

17

I/O

-

Alternate: USART1_RX, TIMER4_CH3, ADC01_IN3,

 

 

 

 

TIMER1_CH3, TIMER8_CH1, SPI0_IO3

VSS_4

18

P

-

Default: VSS_4

VDD_4

19

P

-

Default: VDD_4

 

 

 

 

Default: PA4

 

PA4

 

20

 

I/O

 

-

Alternate: SPI0_NSS, USART1_CK, DAC_OUT0,

ADC01_IN4

 

 

 

 

Remap: SPI2_NSS, I2S2_WS

 

PA5

 

21

 

I/O

 

-

Default: PA5

Alternate: SPI0_SCK, ADC01_IN5, DAC_OUT1

 

 

 

 

Default: PA6

 

PA6

 

22

 

I/O

 

-

Alternate: SPI0_MISO, TIMER7_BKIN, ADC01_IN6,

TIMER2_CH0, TIMER12_CH0

 

 

 

 

Remap: TIMER0_BKIN

 

 

 

 

Default: PA7

 

PA7

 

23

 

I/O

 

-

Alternate: SPI0_MOSI, TIMER7_CH0_ON, ADC01_IN7,

TIMER2_CH1, TIMER13_CH0

 

 

 

 

Remap: TIMER0_CH0_ON

 

PC4

 

24

 

I/O

 

-

Default: PC4

Alternate: ADC01_IN14

 

PC5

 

25

 

I/O

 

-

Default: PC5

Alternate: ADC01_IN15

 

 

 

 

Default: PB0

PB0

26

I/O

-

Alternate: ADC01_IN8, TIMER2_CH2, TIMER7_CH1_ON

 

 

 

 

Remap: TIMER0_CH1_ON

 

 

 

 

Default: PB1

PB1

27

I/O

-

Alternate: ADC01_IN9, TIMER2_CH3, TIMER7_CH2_ON

 

 

 

 

Remap: TIMER0_CH2_ON

PB2

28

I/O

5VT

Default: PB2, BOOT1

 

 

 

 

Default: PB10

PB10

29

I/O

5VT

Alternate: I2C1_SCL, USART2_TX

 

 

 

 

Remap: TIMER1_CH2

 

 

 

 

Default: PB11

PB11

30

I/O

5VT

Alternate: I2C1_SDA, USART2_RX

 

 

 

 

Remap: TIMER1_CH3

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

VSS_1

31

P

-

Default: VSS_1

VDD_1

32

P

-

Default: VDD_1

 

PB12

 

33

 

I/O

 

5VT

Default: PB12

Alternate: SPI1_NSS, I2S1_WS, I2C1_SMBA, USART2_CK, TIMER0_BKIN, CAN1_RX

 

PB13

 

34

 

I/O

 

5VT

Default: PB13

Alternate: SPI1_SCK, I2S1_CK, USART2_CTS, TIMER0_CH0_ON, CAN1_TX, I2C1_TXFRAME

 

PB14

 

35

 

I/O

 

5VT

Default: PB14

Alternate: SPI1_MISO, USART2_RTS, TIMER0_CH1_ON, TIMER11_CH0

 

PB15

 

36

 

I/O

 

5VT

Default: PB15

Alternate: SPI1_MOSI, I2S1_SD, TIMER0_CH2_ON, TIMER11_CH11

 

PC6

 

37

 

I/O

 

5VT

Default: PC6

Alternate: I2S1_MCK, TIMER7_CH0 Remap: TIMER2_CH0

 

PC7

 

38

 

I/O

 

5VT

Default: PC7

Alternate: I2S2_MCK, TIMER7_CH1 Remap: TIMER2_CH1

 

PC8

 

39

 

I/O

 

5VT

Default: PC8

Alternate: TIMER7_CH2 Remap: TIMER2_CH2

 

PC9

 

40

 

I/O

 

5VT

Default: PC9

Alternate: TIMER7_CH3 Remap: TIMER2_CH3

 

PA8

 

41

 

I/O

 

5VT

Default: PA8

Alternate: USART0_CK, TIMER0_CH0, CK_OUT0, VCORE, USBFS_SOF, CTC_SYNC

 

PA9

 

42

 

I/O

 

5VT

Default: PA9

Alternate: USART0_TX, TIMER0_CH1, USBFS_VBUS

 

PA10

 

43

 

I/O

 

5VT

Default: PA10

Alternate: USART0_RX, TIMER0_CH2, USBFS_ID, V1REF

 

PA11

 

44

 

I/O

 

5VT

Default: PA11

Alternate: USART0_CTS, CAN0_RX, USBFS_DM, TIMER0_CH3

 

PA12

 

45

 

I/O

 

5VT

Default: PA12

Alternate: USART0_RTS, CAN0_TX, USBFS_DP, TIMER0_ETI

 

PA13

 

46

 

I/O

 

5VT

Default: JTMS, SWDIO

Remap: PA13

 

 

Pin Name

 

Pins

Pin

Type(1)

I/O

Level(2)

 

Functions description

VSS_2

47

P

-

Default: VSS_2

VDD_2

48

P

-

Default: VDD_2

 

PA14

 

49

 

I/O

 

5VT

Default: JTCK, SWCLK

Remap:PA14

 

PA15

 

50

 

I/O

 

5VT

Default: JTDI

Alternate: SPI2_NSS, I2S2_WS

Remap: TIMER1_CH0_ETI, TIMER1_ETI, PA15, SPI0_NSS

 

PC10

 

51

 

I/O

 

5VT

Default: PC10 Alternate: UART3_TX

Remap: USART2_TX, SPI2_SCK, I2S2_CK

 

PC11

 

52

 

I/O

 

5VT

Default: PC11 Alternate: UART3_RX

Remap: USART2_RX, SPI2_MISO

 

PC12

 

53

 

I/O

 

5VT

Default: PC12 Alternate: UART4_TX

Remap: USART2_CK, SPI2_MOSI, I2S2_SD

 

PD2

 

54

 

I/O

 

5VT

Default: PD2

Alternate: TIMER2_ETI, UART4_RX

 

PB3

 

55

 

I/O

 

5VT

Default: JTDO

Alternate: SPI2_SCK, I2S2_CK

Remap: TIMER1_CH1, PB3, TRACESWO, SPI0_SCK

 

PB4

 

56

 

I/O

 

5VT

Default: NJTRST

Alternate: SPI2_MISO, I2C0_TXFRAME Remap: TIMER2_CH0, PB4, SPI0_MISO

 

PB5

 

57

 

I/O

 

-

Default: PB5

Alternate: I2C0_SMBA, SPI2_MOSI, I2S2_SD Remap: TIMER2_CH1, SPI0_MOSI, CAN1_RX

 

PB6

 

58

 

I/O

 

5VT

Default: PB6

Alternate: I2C0_SCL, TIMER3_CH0 Remap: USART0_TX, CAN1_TX, SPI0_IO2

 

PB7

 

59

 

I/O

 

5VT

Default: PB7

Alternate: I2C0_SDA, TIMER3_CH1 Remap: USART0_RX, SPI0_IO3

BOOT0

60

I

-

Default: BOOT0

 

PB8

 

61

 

I/O

 

5VT

Default: PB8

Alternate: TIMER3_CH2, TIMER9_CH0 Remap: I2C0_SCL, CAN0_RX

 

PB9

 

62

 

I/O

 

5VT

Default: PB9

Alternate: TIMER3_CH3, TIMER10_CH0 Remap: I2C0_SDA, CAN0_TX

VSS_3

63

P

-

Default: VSS_3

Notes:
1.Type: I= input, O = output, P = power.
2.I/O Level: 5VT = 5V tolerant.
3.PD0/PD1 cannot be used for EXTI in this package.

ARM® Cortex™-M4 core

The ARM® Cortex®-M4 processor is a high performance embedded processor with DSP instructions which allow efficient signal processing and complex algorithm execution. It brings an efficient, easy-to-use blend of control and signal processing capabilities to meet the digital signal control markets demand. The processor is highly configurable enabling a wide range of implementations from those requiring floating point operations, memory protection and powerful trace technology to cost sensitive devices requiring minimal area, while delivering outstanding computational performance and an advanced system response to interrupts.
32-bit ARM® Cortex®-M4 processor core
Up to 120 MHz operation frequency
Single-cycle multiplication and hardware divider
Floating Point Unit (FPU)
Integrated DSP instructions
Integrated Nested Vectored Interrupt Controller (NVIC)
24-bit SysTick timer

The Cortex®-M4 processor is based on the ARMv7-M architecture and supports both Thumb and Thumb-2 instruction sets. Some system peripherals listed below are also provided by Cortex®-M4:
Internal Bus Matrix connected with ICode bus, DCode bus, system bus, Private Peripheral Bus (PPB) and debug accesses (AHB-AP)
Nested Vectored Interrupt Controller (NVIC)
Flash Patch and Breakpoint (FPB)
Data Watchpoint and Trace (DWT)
Instrument Trace Macrocell (ITM)
Serial Wire JTAG Debug Port (SWJ-DP)
Trace Port Interface Unit (TPIU)


On-chip memory

Up to 128 Kbytes of Flash memory
Up to 32 KB of SRAM

The ARM® Cortex®-M4 processor is structured in Harvard architecture which can use separate buses to fetch instructions and load/store data. 128 Kbytes of inner Flash at most, which includes code Flash that available for storing programs and data, and accessed (R/W) at CPU clock speed with zero wait states. An extra data Flash is also included for storing data mainly. Table 2-2. GD32E103xx memory map shows the memory of the GD32E103xx series of devices, including Flash, SRAM, peripheral, and other pre-defined regions.

Clock, reset and supply management

Internal 8 MHz factory-trimmed RC and external 4 to 32 MHz crystal oscillator
Internal 48 MHz RC oscillator
Internal 40 KHz RC calibrated oscillator and external 32.768 KHz crystal oscillator
1.71 to 3.6 V application supply and I/Os
Supply Supervisor: POR (Power On Reset), PDR (Power Down Reset), and low voltage detector (LVD)
The Clock Control Unit (CCU) provides a range of oscillator and clock functions. These include internal RC oscillator and external crystal oscillator, high speed and low speed two types. Several prescalers allow the frequency configuration of the AHB and two APB domains. The maximum frequency of the two AHB domains are 120MHz. The maximum frequency of the two APB domains including APB1 is 60 MHz and APB2 is 120 MHz. See Figure 2-6. GD32E103xx clock tree for details on the clock tree.
The Reset Control Unit (RCU) controls three kinds of reset: system reset resets the processor core and peripheral IP components. Power-on reset (POR) and power-down reset (PDR) are always active, and ensures proper operation starting from 1.66V/down to 1.62V. The device remains in reset mode when VDD is below a specified threshold. The embedded low voltage detector (LVD) monitors the power supply, compares it to the voltage threshold and generates an interrupt as a warning message for leading the MCU into security.
Power supply schemes:
VDD range: 1.71 to 3.6 V, external power supply for I/Os and the internal regulator. Provided externally through VDD pins.
VDDA range: 1.71 to 3.6 V, external analog power supplies for ADC, reset blocks, RCs and PLL VDDA and VSSA must be connected to VDD and VSS, respectively.
VBAT range: 1.71 to 3.6 V, power supply for RTC, external clock 32.768 KHz oscillator and backup registers (through power switch) when VDD is not present.

3.4.Boot modes

At startup, boot pins are used to select one of three boot options:
Boot from main flash memory (default)
Boot from system memory
Boot from on-chip SRAM

In default condition, boot from main Flash memory is selected. The boot loader is located in the internal boot ROM memory (system memory). It is used to reprogram the Flash memory by using USART0 (PA9 and PA10).

Power saving modes

The MCU supports three kinds of power saving modes to achieve even lower power consumption. They are Sleep mode, Deep-sleep mode, and Standby mode. These operating modes reduce the power consumption and allow the application to achieve the best balance between the CPU operating time, speed and power consumption.
Sleep mode
In sleep mode, only the clock of CPU core is off. All peripherals continue to operate and any interrupt/event can wake up the system.
Deep-sleep mode
In deep-sleep mode, all clocks in the 1.2V domain are off, and all of the high speed crystal oscillator (IRC8M, IRC48M, HXTAL) and PLL are disabled. Only the contents of SRAM and registers are retained. Any interrupt or wakeup event from EXTI lines can wake up the system from the deep-sleep mode including the 16 external lines, the RTC alarm, the LVD output, and USB wakeup. When exiting the deep-sleep mode, the IRC8M is selected as the system clock.
Standby mode
In standby mode, the whole 1.2V domain is power off, the LDO is shut down, and all of IRC8M, IRC48M, HXTAL and PLL are disabled. The contents of SRAM and registers (except Backup Registers) are lost. There are four wakeup sources for the standby mode, including the external reset from NRST pin, the RTC, the FWDG reset, and the rising edge on WKUP pin.

Analog to digital converter (ADC)

12-bit SAR ADC's conversion rate is up to 3 MSPS
12-bit, 10-bit, 8-bit or 6-bit configurable resolution
Hardware oversampling ratio adjustable from 2 to 256x improves resolution to 16-bit
Input voltage range: VREF- to VREF+
Temperature sensor

Up to two 12-bit 3 MSPS multi-channel ADCs are integrated in the device. It has a total of 18 multiplexed channels: 16 external channels, 1 channel for internal temperature sensor (VSENSE), 1 channel for internal reference voltage (VREFINT, VREFINT = 1.2V). The input voltage range is from VREF- to VREF+. An on-chip hardware oversampling scheme improves performance while off-loading the related computational burden from the CPU. An analog watchdog block can be used to detect the channels, which are required to remain within a specific threshold window. A configurable channel management block can be used to perform conversions in single, continuous, scan or discontinuous mode to support more advanced use.
The ADC can be triggered from the events generated by the general level 0 timers (TIMERx, x=1, 2, 3) and the advanced timers (TIMER0 and TIMER7) with internal connection. The

temperature sensor can be used to generate a voltage that varies linearly with temperature. It is internally connected to the ADC_IN16 input channel which is used to convert the sensor output voltage in a digital value.

Digital to analog converter (DAC)

12-bit DAC with independent output channels
8-bit or 12-bit mode in conjunction with the DMA controller

The 12-bit buffered DAC is used to generate variable analog outputs. The DAC channels can be triggered by the timer or EXTI with DMA support. In dual DAC channel operation, conversions could be done independently or simultaneously. The maximum output value of the DAC is VREF+.

DMA

7 channel DMA0 controller and 5 channel DMA1 controller
Peripherals supported: Timers, ADC, SPIs, I2Cs, USARTs, DAC, I2S

The flexible general-purpose DMA controllers provide a hardware method of transferring data between peripherals and/or memory without intervention from the CPU, thereby freeing up bandwidth for other system functions. Three types of access method are supported: peripheral to memory, memory to peripheral, memory to memory.
Each channel is connected to fixed hardware DMA requests. The priorities of DMA channel requests are determined by software configuration and hardware channel number. Transfer size of source and destination are independent and configurable.

General-purpose inputs/outputs (GPIOs)

Up to 80 fast GPIOs, all mappable on 16 external interrupt lines
Analog input/output configurable
Alternate function input/output configurable

There are up to 80 general purpose I/O pins (GPIO) in GD32E103xx, named PA0 ~ PA15, PB0 ~ PB15, PC0 ~ PC15, PD0 ~ PD15 and PE0 ~ PE15 to implement logic input/output functions. Each of the GPIO ports has related control and configuration registers to satisfy the requirements of specific applications. The external interrupts on the GPIO pins of the device have related control and configuration registers in the Interrupt/event controller (EXTI). The GPIO ports are pin-shared with other alternative functions (AFs) to obtain maximum flexibility on the package pins. Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog alternate functions. All GPIOs are high-current capable except for analog inputs.

Timers and PWM generation

Two 16-bit advanced timer (TIMER0 & TIMER7), ten 16-bit general timers (TIMER1 ~ TIMER4, TIMER8 ~ TIMER13), and two 16-bit basic timer (TIMER5 & TIMER6)
Up to 4 independent channels of PWM, output compare or input capture for each general timer and external trigger input
16-bit, motor control PWM advanced timer with programmable dead-time generation for output match
Encoder interface controller with two inputs using quadrature decoder
24-bit SysTick timer down counter
2 watchdog timers (free watchdog timer and window watchdog timer)

The advanced timer (TIMER0 & TIMER7) can be used as a three-phase PWM multiplexed on 6 channels. It has complementary PWM outputs with programmable dead-time generation. It can also be used as a complete general timer. The 4 independent channels can be used for input capture, output compare, PWM generation (edge-aligned or center-aligned counting modes) and single pulse mode output. If configured as a general 16-bit timer, it has the same functions as the TIMERx timer. It can be synchronized with external signals or to interconnect with other general timers together which have the same architecture and features.
The general timer, can be used for a variety of purposes including general time, input signal pulse width measurement or output waveform generation such as a single pulse generation or PWM output, up to 4 independent channels for input capture/output compare. TIMER1 ~ TIMER4 is based on a 16-bit auto-reload up/downcounter and a 16-bit prescaler. TIMER8 ~ TIMER13 is based on a 16-bit auto-reload upcounter and a 16-bit prescaler. The general timer also supports an encoder interface with two inputs using quadrature decoder.
The basic timer, known as TIMER5 &TIMER6, are mainly used for DAC trigger generation. They can also be used as a simple 16-bit time base.
The GD32E103xx have two watchdog peripherals, free watchdog timer and window watchdog timer. They offer a combination of high safety level, flexibility of use and timing accuracy.
The free watchdog timer includes a 12-bit down-counting counter and an 8-bit prescaler. It is clocked from an independent 40 KHz internal RC and as it operates independently of the main clock, it can operate in deep-sleep and standby modes. It can be used either as a watchdog to reset the device when a problem occurs, or as a free-running timer for application timeout management.
The window watchdog timer is based on a 7-bit down counter that can be set as free-running. It can be used as a watchdog to reset the device when a problem occurs. It is clocked from the main clock. It has an early wakeup interrupt capability and the counter can be frozen in debug mode.
The SysTick timer is dedicated for OS, but could also be used as a standard down counter. It features:

A 24-bit down counter
Auto reload capability
Maskable system interrupt generation when the counter reaches 0
Programmable clock source


Real time clock (RTC)

32-bit up-counter with a programmable 20-bit prescaler
Alarm function
Interrupt and wake-up event

The real time clock is an independent timer which provides a set of continuously running counters which can be used with suitable software to provide a clock calendar function, and provides an alarm interrupt and an expected interrupt. The RTC features a 32-bit programmable counter for long-term measurement using the compare register to generate an alarm. A 20-bit prescaler is used for the time base clock and is by default configured to generate a time base of 1 second from a clock at 32.768 KHz from external crystal oscillator.

Inter-integrated circuit (I2C)

Up to two I2C bus interfaces can support both master and slave mode with a frequency up to 1 MHz (Fast mode plus)
Provide arbitration function, optional PEC (packet error checking) generation and checking
Supports 7-bit and 10-bit addressing mode and general call addressing mode

The I2C interface is an internal circuit allowing communication with an external I2C interface which is an industry standard two line serial interface used for connection to external hardware. These two serial lines are known as a serial data line (SDA) and a serial clock line (SCL). The I2C module provides several data transfer rates: up to 100 KHz of standard mode, up to 400 KHz of the fast mode and up to 1 MHz of the fast mode plus. The I2C module also has an arbitration detect function to prevent the situation where more than one master attempts to transmit data to the I2C bus at the same time. A CRC-8 calculator is also provided in I2C interface to perform packet error checking for I2C data.

Serial peripheral interface (SPI)

Up to three SPI interfaces with a frequency of up to 30 MHz
Support both master and slave mode
Hardware CRC calculation and transmit automatic CRC error checking
Quad-SPI configuration available in master mode (only in SPI0)
SPI TI mode and NSS pulse mode supported

The SPI interface uses 4 pins, among which are the serial data input and output lines (MISO & MOSI), the clock line (SCK) and the slave select line (NSS). Both SPIs can be served by the DMA controller. The SPI interface may be used for a variety of purposes, including simplex synchronous transfers on two lines with a possible bidirectional data line or reliable communication using CRC checking.

Universal synchronous asynchronous receiver transmitter (USART)
Up to three USARTs and two UARTs with operating frequency up to 7.5MBits/s
Supports both asynchronous and clocked synchronous serial communication modes
IrDA SIR encoder and decoder support
LIN break generation and detection
USARTs support ISO 7816-3 compliant smart card interface

The USART (USART0, USART1 and USART2) and UART (UART3 & UART4) are used to
translate data between parallel and serial interfaces, provides a flexible full duplex data exchange using synchronous or asynchronous transfer. It is also commonly used for RS-232 standard communication. The USART/UART includes a programmable baud rate generator which is capable of dividing the system clock to produce a dedicated clock for the USART transmitter and receiver. The USART/UART also supports DMA function for high speed data communication except UART4.

Inter-IC sound (I2S)

Two I2S bus interfaces with sampling frequency from 8 KHz to 192 KHz
Support either master or slave mode

The Inter-IC sound (I2S) bus provides a standard communication interface for digital audio applications by 3-wire serial lines. GD32E103xx contain two I2S-bus interfaces that can be operated with 16/32 bit resolution in master or slave mode, pin multiplexed with SPI1 and SPI2. The audio sampling frequency from 8 KHz to 192 KHz is supported.

Universal serial bus full-speed interface (USBFS)

One full-speed USB Interface with frequency up to 12 Mbit/s
Internal 48 MHz oscillator support crystal-less operation
Internal main PLL for USB CLK compliantly

The Universal Serial Bus (USB) is a 4-wire bus with 4 bidirectional endpoints. The device controller enables 12 Mbit/s data exchange with integrated transceivers. Transaction formatting is performed by the hardware, including CRC generation and checking. It supports

device modes. The status of a completed USB transfer or error condition is indicated by status registers. An interrupt is also generated if enabled. The required precise 48 MHz clock which can be generated from the internal main PLL (the clock source must use an HXTAL crystal oscillator) or by the internal 48 MHz oscillator in automatic trimming mode that allows crystal- less operation.

Controller area network (CAN)

Two CAN interface supports the CAN protocols version 2.0A, 2.0B, ISO11891-1:2015 and BOSCH CAN FD specification with communication frequency up to 1 Mbit/s of classic frames and 6 Mbit/s of FD frames
Internal main PLL for CAN CLK compliantly

Controller area network (CAN) is a method for enabling serial communication in field bus. The CAN protocol has been used extensively in industrial automation and automotive applications. It can receive and transmit standard frames with 11-bit identifiers as well as extended frames with 29-bit identifiers. Each CAN has three mailboxes for transmission and two FIFOs of three message deep for reception. It also provides 28 scalable/configurable identifier filter banks for selecting the incoming messages needed and discarding the others.

External memory controller (EXMC)

Supported external memory: SRAM, PSRAM, ROM and NOR-Flash
Up to 16-bit data bus
Support to interface with Motorola 6800 and Intel 8080 type LCD directly

External memory controller (EXMC) is an abbreviation of external memory controller. It is divided in to several sub-banks for external device support, each sub-bank has its own chip selection signal but at one time, only one bank can be accessed. The EXMC support code execution from external memory. The EXMC also can be configured to interface with the most common LCD module of Motorola 6800 and Intel 8080 series and reduce the system cost and complexity.

Debug mode

Serial wire JTAG debug port (SWJ-DP)

The ARM®SWJ-DP Interface is embedded and is a combined JTAG and serial wire debug port that enables either a serial wire debug or a JTAG probe to be connected to the target.

Package and operation temperature

LQFP100 (GD32E103Vx), LQFP64 (GD32E103Rx) and LQFP48 (GD32E103Cx) QFN36

(GD32E103Tx)
Operation temperature range: -40°C to +85°C (industrial level)

扫二维码用手机看
上一个
无
下一个
兆易创新GD32F103RCT6-GD32 ARM Cortex-M3 Microcontroller

飞睿无线定位测距uwb标签UWB芯片厂商UWB定位公司实现无缝定位的领跑者

在当今数字化世界中，定位技术的重要性越来越被广泛认知和应用。从室内导航到物流跟踪，无线测距UWB芯片的出现为各行各业带来了新的可能性。而在这个充满竞争的领域中，一家名为飞睿UWB定位公司的无线定位测距uwb标签UWB芯片厂商，凭借其先进的技术和创新能力，成功成为实现无缝定位的先进者。 UWB（Ultra-Wideband）是一种广泛应用于室内定位和跟踪的无线通信技术。相比传统的定位技术，如GPS或Wi-Fi，UWB具有更高的精度和定位准确性。这一技术利用短脉冲信号的传播时间来计算物体与基站之间的距离，从而实现高精度的定位。 飞睿UWB定位公司作为一家专注于UWB技术研发和应用的企业，不仅在无线定位测距uwb标签UWB芯片领域拥有深厚的技术实力，而且在产品研发和市场推广方面也积累了丰富的经验。该公司的核心业务包括UWB芯片的设计、制造、销售和技术支持，并提供完整的解决方案来满足不同行业的需求。 一、UWB芯片的优势和应用 UWB芯片作为实现准确定位和跟踪的关键技术，具有许多优势和广泛应用的潜力。首先，UWB芯片具有高精度的定位能力，可以达到亚厘米级的精度，尤其适用于对位置精度要求高的应用场景。其次，UWB技术在室内环境中的表现出色，能够克服传统技术在室内多路径干扰和信号衰减方面的限制。此外，UWB芯片还能够实现低功耗和高数据传输速率，适用于物流追踪、室内导航、智能家居等领域。 二、飞睿UWB定位公司的研发实力和技术创新 飞睿UWB定位公司以其突出的研发实力和技术创新能力在行业内独树一帜。该公司拥有一支由工程师和科研人员组成的专业团队，致力于UWB芯片的研发和创新应用。不仅在硬件设计方面有着丰富的经验，还在信号处理算法和定位算法等核心技术上有着深入研究。通过持续的技术创新和研发投入，UWB定位公司不断地提升产品性能，满足市场需求。 三、UWB定位公司的产品与解决方案 飞睿作为一家专业的无线定位测距uwb标签UWB芯片厂商，UWB定位公司提供了多款优秀的产品与解决方案。首先，飞睿的UWB芯片具有高性能和可靠性，能够满足各行业对定位精度和稳定性的要求。其次，UWB定位公司还提供完善的软件开发工具和技术支持，帮助客户快速集成和开发应用。此外，UWB定位公司还定制化的解决方案，根据客户的具体需求提供全面的技术支持和服务，确保系统的稳定运行和良好的用户体验。 四、UWB定位公司的应用案例 UWB定位公司的产品和解决方案已经成功应用于多个行业，并取得了显著的成果。以下是一些应用案例的介绍： 1. 物流和仓储管理：UWB定位技术可以实时追踪货物的位置和运动轨迹，提高物流效率和准确性。通过在仓库内部安装UWB基站，可以实现对货物的高精度定位，减少货物丢失和误配的情况，提升仓储管理的效率。 2. 室内导航和定位服务：UWB芯片可以用于室内导航和定位服务，帮助人们快速找到目的地并提供导航指引。在商场、机场、医院等场所安装UWB基站，可以提供准确的导航服务，为用户提供更好的体验。 3. 车联网和自动驾驶：UWB技术在车联网和自动驾驶领域也有广泛应用。通过在车辆中安装UWB传感器和芯片，可以实现车辆之间的精准通信和定位，提升驾驶安全性和车辆自主性。 4. 工业制造和机器人：在工业制造和机器人领域，UWB技术可以用于定位和跟踪移动设备和机器人的位置，提高生产效率和自动化水平。通过与其他传感器和系统的结合，可以实现更智能化的制造和操作。 五、未来发展和挑战 飞睿作为无线定位测距uwb标签UWB芯片厂商和定位技术提供商，UWB定位公司面临着许多机遇和挑战。随着物联网和人工智能的快速发展，对于精准定位和跟踪的需求将越来越大。UWB技术在室内定位、智能交通、工业制造等领域有着广阔的应用前景。然而，市场竞争激烈，技术要求不断提高，对于UWB定位公司来说，需要不断加强技术研发和创新能力，提供更优秀的产品和解决方案，赢得客户的信任和市场份额。 六、技术合作与生态建设 飞睿UWB定位公司在推动技术合作与生态建设方面也取得了显著成绩。他们积极与其他行业的厂商和合作伙伴进行技术交流和合作，共同推动UWB技术的发展和应用。通过与硬件设备生产商、软件开发公司以及系统集成商等的合作，UWB定位公司不仅拓展了产品的应用领域，还实现了技术的互补和资源的共享，加快了技术创新的速度和效果。 七、用户体验与满意度 作为先进的UWB芯片厂商和定位技术提供商，飞睿UWB定位公司一直将用户体验和满意度放在优先位置。他们注重产品的易用性和稳定性，在产品设计和功能开发上持续优化，以提供更好的用户体验。同时，UWB定位公司还建立了完善的售后服务体系，及时响应客户的需求和问题，并提供技术支持和解决方案，确保用户能够充分发挥UWB技术的价值和效果，获得满意的使用体验。 八、安全与隐私保护 在定位技术应用的同时，飞睿UWB定位公司也重视用户的安全和隐私保护。他们在产品设计和开发中注入了安全机制，采用加密和身份验证等技术手段，确保用户的数据和隐私得到有效保护。同时，UWB定位公司严格遵守相关法规和行业标准，保证数据的合法和合规使用，为用户提供可信赖的定位解决方案。 九、社会责任与可持续发展 作为一家具有社会责任感的企业，飞睿uwb标签UWB定位公司积极关注可持续发展和环境保护。他们在生产过程中注重资源的合理利用和能源的节约，致力于减少对环境的影响。同时，UWB定位公司也积极参与社会公益活动，回馈社会，为推动可持续发展和社会进步做出贡献。 总结： 飞睿UWB定位公司作为一家先进的无线定位测距uwb标签UWB芯片厂商和解决方案提供商，通过先进的技术研发和创新能力，成功实现了无缝定位的先进地位。他们的产品和解决方案在物流管理、室内导航、车联网、工业制造等领域展现出了巨大的应用潜力和市场前景。同时，UWB定位公司注重用户体验和满意度，积极推动技术合作与生态建设，关注安全与隐私保护，承担社会责任，致力于可持续发展。相信在不久的将来，UWB定位公司将以其先进的技术和卓越的服务，继续引领无线测距UWB芯片领域的发展，为行业和用户带来更多的创新和价值。
点击查看更多
18
2022-02

uA级别智能门锁低功耗雷达模块让门锁更加智能省电节约功耗

发布时间： : 2022-02--18
uA级别智能门锁低功耗雷达模块让门锁更加智能省电节约功耗，指纹门锁并不是什么新鲜事，我相信每个人都很熟悉。随着近年来智能家居的逐步普及，指纹门锁也进入了成千上万的家庭。今天的功耗雷达模块指纹门锁不仅消除了繁琐的钥匙，而且还提供了各种智能功能，uA级别智能门锁低功耗雷达模块用在智能门锁上，可以实现门锁的智能感应屏幕，使电池寿命延长3-5倍，如与其他智能家居连接，成为智能场景的开关。所以今天的指纹门锁更被称为智能门锁。 今天，让我们来谈谈功耗雷达模块智能门锁的安全性。希望能让更多想知道智能门锁的朋友认识下。 指纹识别是智能门锁的核心 指纹识别技术在我们的智能手机上随处可见。从以前的实体指纹识别到屏幕下的指纹识别，可以说指纹识别技术已经相当成熟。指纹识别可以说是整个uA级低功耗雷达模块智能门锁的核心。 目前主要有三种常见的指纹识别方法，即光学指纹识别、半导体指纹识别和超声指纹识别。 光学指纹识别 让我们先谈谈光学指纹识别的原理实际上是光的反射。我们都知道指纹本身是不均匀的。当光照射到我们的指纹上时，它会反射，光接收器可以通过接收反射的光来绘制我们的指纹。就像激光雷达测绘一样。 光学指纹识别通常出现在打卡机上，手机上的屏幕指纹识别技术也使用光学指纹识别。今天的光学指纹识别已经达到了非常快的识别速度。 然而，光学指纹识别有一个缺点，即硬件上的活体识别无法实现，容易被指模破解。通常，活体识别是通过软件算法进行的。如果算法处理不当，很容易翻车。 此外，光学指纹识别也容易受到液体的影响，湿手解锁的成功率也会下降。 超声指纹识别 超声指纹识别也被称为射频指纹识别，其原理与光学类型相似，但超声波使用声波反射，实际上是声纳的缩小版本。因为使用声波，不要担心水折射会降低识别率，所以超声指纹识别可以湿手解锁。然而，超声指纹识别在防破解方面与光学类型一样，不能实现硬件，可以被指模破解，活体识别仍然依赖于算法。 半导体指纹识别 半导体指纹识别主要采用电容、电场（即我们所说的电感）、温度和压力原理来实现指纹图像的收集。当用户将手指放在前面时，皮肤形成电容阵列的极板，电容阵列的背面是绝缘极板。由于不同区域指纹的脊柱与谷物之间的距离也不同，因此每个单元的电容量随之变化，从而获得指纹图像。半导体指纹识别具有价格低、体积小、识别率高的优点，因此大多数uA级低功耗雷达模块智能门锁都采用了这种方案。半导体指纹识别的另一个功能是活体识别。传统的硅胶指模无法破解。 当然，这并不意味着半导体可以百分识别活体。所谓的半导体指纹识别活体检测不使用指纹活体体征。本质上，它取决于皮肤的材料特性，这意味着虽然传统的硅胶指模无法破解。 一般来说，无论哪种指纹识别，都有可能被破解，只是说破解的水平。然而，今天的指纹识别，无论是硬件生活识别还是算法生活识别，都相对成熟，很难破解。毕竟，都可以通过支付级别的认证，大大保证安全。 目前，市场上大多数智能门锁仍将保留钥匙孔。除了指纹解锁外，用户还可以用传统钥匙开门。留下钥匙孔的主要目的是在指纹识别故障或智能门锁耗尽时仍有开门的方法。但由于有钥匙孔，它表明它可以通过技术手段解锁。 目前市场上的锁等级可分为A、B、C三个等级，这三个等级主要是通过防暴开锁和防技术开锁的程度来区分的。A级锁要求技术解锁时间不少于1分钟，B级锁要求不少于5分钟。即使是高级别的C级锁也只要求技术解锁时间不少于10分钟。 也就是说，现在市场上大多数门锁，无论是什么级别，在专业的解锁大师面前都糊，只不过是时间长短。 安全是重要的，是否安全增加了人们对uA级别低功耗雷达模块智能门锁安全的担忧。事实上，现在到处都是摄像头，强大的人脸识别，以及移动支付的出现，使家庭现金减少，所有这些都使得入室盗窃的成本急剧上升，近年来各省市的入室盗窃几乎呈悬崖状下降。 换句话说，无论锁有多安全，无论锁有多难打开，都可能比在门口安装摄像头更具威慑力。 因此，担心uA级别低功耗雷达模块智能门锁是否不安全可能意义不大。毕竟，家里的防盗锁可能不安全。我们应该更加关注门锁能给我们带来多少便利。 我们要考虑的是智能门锁的兼容性和通用性。毕竟，智能门锁近年来才流行起来。大多数人在后期将普通机械门锁升级为智能门锁。因此，智能门锁能否与原门兼容是非常重要的。如果不兼容，发现无法安装是一件非常麻烦的事情。 uA级别低功耗雷达模块智能门锁主要是为了避免带钥匙的麻烦。因此，智能门锁的便利性尤为重要。便利性主要体现在指纹的识别率上。手指受伤导致指纹磨损或老年人指纹较浅。智能门锁能否识别是非常重要的。 当然，如果指纹真的失效，是否有其他解锁方案，如密码解锁或NFC解锁。还需要注意密码解锁是否有虚假密码等防窥镜措施。 当然，智能门锁的耐久性也是一个需要特别注意的地方。uA级别低功耗雷达模块智能门锁主要依靠内部电池供电，这就要求智能门锁的耐久性尽可能好，否则经常充电或更换电池会非常麻烦。 智能门锁低功耗雷达模块：让门锁更加智能省电节约功耗 在当今信息化时代，智能门锁已经成为人们生活中不可或缺的一部分。对于门锁制造商来说，如何提高门锁的安全性、实用性和便利性，成为他们面对的重要课题。随着人们对门锁智能化的需求越来越高，门锁的能耗问题也成为了门锁制造商需要重视的问题。为此，越来越多的门锁制造商开始推出以低功耗为主题的系列产品。在这样的背景下，智能门锁低功耗雷达模块应运而生。 智能门锁低功耗雷达模块是一种新型技术，其采取雷达技术对门锁周围的物体进行探测，一旦发现门锁附近有人靠近，便会将门锁自动解锁，无需使用钥匙。同时，在保持智能控制的前提下，实现了门锁省电、节约功耗，延长门锁使用寿命。 在使用智能门锁低功耗雷达模块的门锁中，控制电路和自动解锁机制是关键的部件。控制电路采用先进的芯片技术，通过优秀的功耗控制以实现模块化管理。而自动解锁机制不仅可以通过微波信号控制实现门锁的无钥匙解锁，还能够在门锁未处理的情况下自动锁定，保障门锁的安全。 智能门锁低功耗雷达模块的主要特点是：低功耗、高灵敏度和高可靠性。该模块在进行人体检测时，可以远距离探测到距离为5-7米远处的人体信号，目标检测速度极快，而且对门锁周围的环境要求不高。同时，该模块采用了自适应自动补偿技术，能够根据不同环境的变化自动调整信号发射和接收参数，减小误检率。 在使用智能门锁低功耗雷达模块的门锁中，其功耗可以做到非常低，一组电池能够支持门锁持续使用几年左右。而且这样的智能门锁除了具有自动解锁的功能，还可与APP相互匹配，实现了远程操作的便捷性。 总的来说，智能门锁低功耗雷达模块的问世，解决了门锁安全性和省电节省方面的问题，是智能门锁材料不可或缺的一部分。作为门锁制造商，只有不断创新，利用这种新型技术，将会在行业中占据重要的地位。 除了上文所述的主要特点和优势，智能门锁低功耗雷达模块还具有以下几点： 1. 实时监测门锁周围环境变化，通过物体的距离体积和运动来确定是否有人靠近门锁，并控制门锁的开启或关闭，使得门锁更加智能化。 2. 可对门锁附件进行检测，如门挂、门应急照明灯以及紧急呼叫按钮等，并及时给出响应，确保门锁能够正常运作。这样，门锁在不受干扰的情况下，能够 保持安全通道。 3. 通过智能学习技术，能够自适应网站多种环境的变化，让智能门锁低功耗雷达模块更加准确和精细的控制门锁的开关，节约能耗并延长使用寿命。 4. 能够与其他智能电器相连，如智能家居系统、电视等，形成智能家居生态圈，更好地控制家庭访客进出，让生活更加方便。 综上所述，智能门锁低功耗雷达模块的出现，对提升门锁能耗管理和智能化有着重要作用。门锁制造商只有将这些新型技术运用到门锁产品中，才能更加贴合用户需求，满足消费市场的日益增长的智能化需求。
查看详情 查看详情
14
2022-01

微波雷达传感器雷达感应浴室镜上的应用

发布时间： : 2022-01--14
微波雷达传感器雷达感应浴室镜上的应用，如今，家用电器的智能化已成为一种常态，越来越多的人开始在自己的浴室里安装智能浴室镜。但是还有很多人对智能浴镜的理解还不够深入，今天就来说说这个话题。 什么是智能浴室镜？智慧型浴室镜，顾名思义，就是卫浴镜子智能化升级，入门级产品基本具备了彩灯和镜面触摸功能，更高档次的产品安装有微波雷达传感器智能感应，当感应到有人接近到一定距离即可开启亮灯或者亮屏操作，也可三色无极调，智能除雾，语音交互，日程安排备忘，甚至在镜子上看电视，听音乐，气象预报，问题查询，智能控制，健康管理等。 智能化雷达感应浴室镜与普通镜的区别，为什么要选TA？，就功能而言，普通浴镜价格用它没有什么压力！而且雷达感应智能浴镜会让人犹豫不决是否“值得一看”。就功能和应用而言，普通浴镜功能单一，而微波雷达传感器智能浴室镜功能创新：镜子灯光色温和亮度可以自由调节，镜面还可以湿手触控，智能除雾，既环保又健康！ 尽管智能浴镜比较新颖，但功能丰富，体验感更好，特别是入门级的智能浴镜，具有基础智能化功能，真的适合想体验下智能化的小伙伴们。 给卫生间安装微波雷达传感器浴室镜安装注意什么？ ①确定智能浴室镜的安装位置，因为是安装时在墙壁上打孔，一旦安装后一般无法移动位置。 ②在选购雷达感应智能浴室镜时，根据安装位置确定镜子的形状和尺寸。 ③确定智能浴镜的安装位置后，在布线时为镜子预留好电源线。 ④确定微波雷达传感器智能浴镜的安装高度，一般智能浴镜的标准安装高度约85cm(从地砖到镜子底)，具体安装高度要根据家庭成员的身高及使用习惯来决定。 ⑤镜面遇到污渍，可用酒精或30%清洁稀释液擦洗，平时可用干毛巾养护，注意多通风。
查看详情 查看详情
10
2024-12

低延时通信UWB芯片车子uwb是什么意思技术解析

发布时间： : 2024-12--10
随着无线通信技术的迅猛发展，人们对通信速度、精度和稳定性的要求越来越高。超低延时通信（UWB）技术以其独特的优势，在多个领域展现出巨大的应用潜力。特别是在车辆通信领域，UWB技术的引入为车辆之间的信息交互和协同工作提供了强有力的支持。本文将深入探讨UWB技术的原理、特点及其在车辆通信中的应用，解析“车子UWB”的深层含义，以期为读者提供一个全面而深入的了解。 二、UWB技术概述 UWB技术定义 UWB技术是一种基于短脉冲信号进行信息传输的无线通信技术。与传统的窄带和宽带通信技术相比，UWB技术具有更宽的频带和更高的数据传输速率。它利用纳秒级或亚纳秒级的短脉冲信号进行通信，能够在短的时间内完成大量数据的传输。 UWB技术特点 （1）低延时：由于UWB技术采用短脉冲信号进行传输，其传播速度快，因此具有低的传输延时。这种低延时的特性使得UWB技术非常适合用于实时性要求较高的应用场景，如车辆通信、实时定位等。 （2）高精度定位：UWB技术的高频带和短脉冲特性使得其信号具有强的穿透力和抗干扰能力。通过准确测量信号传输时间差，可以实现厘米级的定位精度。这种高精度定位能力使得UWB技术在车辆导航、自动驾驶等领域具有广泛的应用前景。 （3）抗干扰能力强：UWB信号的频带宽，能够覆盖多个频段，从而有效抵抗其他无线通信信号的干扰。这使得UWB技术在复杂的电磁环境中仍能保持稳定可靠的通信性能。 三、车子UWB：车辆通信中的UWB应用 车辆定位与导航 UWB技术的高精度定位能力使其在车辆定位与导航系统中具有独特的优势。通过在车辆和道路基础设施上布置UWB基站，可以实现对车辆的实时准确定位。这种定位精度远高于传统的GPS定位技术，能够更准确地反映车辆的实际位置和行驶轨迹。基于UWB技术的车辆定位与导航系统可以为自动驾驶、智能停车等应用提供有力支持，提高行车安全性和便利性。 车内无线通信 UWB技术还可以用于车内的无线通信场景。例如，在车载娱乐系统中，UWB技术可以实现音频、视频等多媒体信息的高速传输，提升乘客的娱乐体验。同时，UWB技术还可以用于车载信息交互系统，实现驾驶员与车辆之间的实时信息交换，提高驾驶的便捷性和安全性。 车辆安全通信 在车辆安全领域，UWB技术同样发挥着重要作用。通过UWB芯片实现的车辆间通信（V2V）和车辆与基础设施间通信（V2I），可以实时传递车辆状态、道路信息等关键数据。这些信息对于预防交通事故、提高行车安全性具有重要意义。例如，当车辆之间发生潜在碰撞风险时，UWB技术可以迅速传递预警信息，提醒驾驶员采取紧急制动措施，避免事故的发生。 四、UWB芯片在车辆通信中的优势与挑战 优势 （1）实时性：由于UWB技术的低延时特性，车辆之间的通信可以实现近乎实时的数据交换。这对于需要快速响应的行车场景至关重要，如紧急制动、避障等。 （2）安全性：高精度定位功能使得UWB技术在车辆导航和自动驾驶中能够更准确地判断车辆位置和行驶轨迹，从而避免碰撞和事故风险。 （3）扩展性：UWB技术可以与其他车载技术相结合，形成更加智能的车载系统。例如，它可以与摄像头、雷达等传感器融合，实现多模态感知和决策，提升车辆的整体智能化水平。 挑战 （1）技术标准化：目前，UWB技术在车辆通信领域的应用尚处于初级阶段，相关技术标准和规范尚未统一。这可能导致不同厂商生产的UWB芯片之间存在兼容性问题，影响其在车辆通信中的广泛应用。 （2）成本问题：由于UWB芯片的生产工艺和技术要求较高，其生产成本相对较高。这可能会限制UWB技术在中低端车辆市场的应用普及。 （3）安全性与隐私保护：高精度定位功能虽然带来了诸多便利，但同时也可能引发隐私泄露的风险。因此，在推广UWB技术时，需要加强数据安全和隐私保护措施，确保用户信息的安全性和保密性。 五、未来展望 随着技术的不断进步和市场的逐步成熟，UWB芯片在车辆通信中的应用前景将更加广阔。未来，我们可以期待以下几个方面的发展： 技术标准化与规范化：随着越来越多的厂商投入UWB技术的研发和应用，相关技术标准和规范将逐渐统一和完善。这将有助于推动UWB技术在车辆通信领域的广泛应用和普及。 成本降低与市场推广：随着生产工艺的改进和规模效应的显现，UWB芯片的生产成本有望逐渐降低。这将使得UWB技术更加经济实惠，为其在中低端车辆市场的应用普及创造有利条件。同时，市场推广力度的加大也将进一步提升UWB技术在车辆通信领域的知名度和影响力。      与其他技术的融合创新：UWB技术可以与5G、物联网、人工智能等前沿技术相结合，形成更加智能、高效的车载通信系统。例如，通过5G网络的高速传输能力，可以实现UWB芯片与其他车辆和基础设施之间的大容量数据传输和实时信息共享。这种融合创新将推动车辆通信技术的进一步发展，为智能交通和自动驾驶等领域带来创新性的变化。 安全性与隐私保护的加强：随着人们对数据安全和隐私保护意识的提高，UWB技术在车辆通信中的应用将更加注重安全性和隐私保护。未来，我们可以期待更加先进的数据加密和隐私保护技术的出现，以确保UWB通信过程中的数据安全和用户隐私。 六、结语 低延时通信UWB芯片作为车辆通信领域的新兴技术，其高精度定位和低延时的特性为车辆通信带来了创新性的变化。虽然目前还面临一些技术挑战和市场推广问题，但随着技术的不断完善和市场的逐步成熟，UWB芯片在车辆通信中的应用必将迎来更加广阔的发展前景。我们有理由相信，在未来的智能交通和自动驾驶领域，UWB技术将发挥越来越重要的作用，为人们的出行带来更加便捷、安全的体验。
查看详情 查看详情
09
2024-12

超宽带定位UWB功放芯片与UWB人员定位系统的深度解析

发布时间： : 2024-12--09
随着物联网技术的日益成熟，精准定位技术已经成为各个行业关注的焦点。超宽带（Ultra-Wideband，简称UWB）定位技术以其高精度、高速度、低功耗等特性，在人员定位领域展现出巨大的应用潜力。而UWB功放芯片作为定位系统的核心组件，其性能优劣直接影响到整个定位系统的准确度和稳定性。本文将详细探讨UWB功放芯片的工作原理、技术特点及其在UWB人员定位系统中的应用。 一、UWB功放芯片的基本原理与技术特点 UWB技术以其独特的信号特性，为无线通信领域带来了创新性的创新。它利用短的脉冲信号进行通信，具有高的时间分辨率和空间分辨率。而UWB功放芯片，则是实现这种高速、高精度通信的关键。 1. 基本原理 UWB功放芯片的基本工作原理是放大UWB信号，以确保信号在传输过程中的强度和稳定性。它通过内部电路对输入的UWB信号进行功率增强，然后将其输出到天线进行发射。在接收端，功放芯片同样负责对接收到的微弱信号进行放大，以便后端电路能够对其进行有效处理。 2. 技术特点 （1）高增益：UWB功放芯片能够实现较高的信号增益，这是确保信号在传输过程中不会因衰减而丢失的关键。高增益设计使得UWB信号能够在复杂环境中保持足够的强度，从而实现稳定的通信和定位。 （2）宽频带：UWB技术的核心优势在于其超宽的信号带宽。因此，UWB功放芯片需要支持这一特性，确保能够处理覆盖整个UWB频段的信号。这种宽频带设计使得UWB功放芯片能够应对各种复杂场景下的定位需求。 （3）低噪声：优秀的UWB功放芯片设计应具有良好的噪声抑制能力。通过采用先进的噪声抑制技术和优化电路设计，可以降低系统噪声，提高信噪比，从而确保定位数据的准确性和可靠性。 （4）高效率：功放芯片的效率直接影响到系统的功耗。高效的UWB功放芯片能够降低系统功耗，延长设备使用时间。这对于需要长时间运行的定位系统来说至关重要。 （5）稳定性：在复杂环境中，UWB功放芯片需要保持稳定的性能，不受外界干扰的影响。通过采用先进的抗干扰技术和优化电路设计，可以提高UWB功放芯片的稳定性，确保定位系统的正常运行。 二、UWB人员定位系统的组成与工作原理 UWB人员定位系统以其高精度和实时性在多个领域得到广泛应用。系统主要由UWB标签、UWB基站和定位软件组成，各部分协同工作以实现人员的准确定位。 1. 系统组成 （1）UWB标签：通常佩戴在人员身上，通过内置的UWB功放芯片发射UWB信号。标签中可能还包含电池、传感器等组件，以满足不同场景下的定位需求。 （2）UWB基站：负责接收UWB标签发出的信号，并将其传输至定位软件进行处理。基站通常部署在固定位置，通过无线方式与标签进行通信。 （3）定位软件：接收来自基站的信号数据，利用算法对信号进行处理和分析，计算出人员的准确位置。定位软件还可以提供实时监控、历史轨迹查询等功能。 2. 工作原理 （1）信号发射与接收：UWB标签定期或触发式发射UWB信号，信号中包含标签的标识和发射时间戳等信息。UWB基站接收到这些信号后，记录接收时间戳，并将信号及相关信息传输至定位软件。 （2）数据处理与定位计算：定位软件根据接收到的信号信息，利用三角定位、指纹定位等算法，计算出标签的准确位置。这些算法通常基于信号传输时间、信号强度、基站与标签之间的相对位置等参数进行计算。 （3）结果呈现与应用：定位软件将计算结果以图形化界面或数据接口的形式呈现给用户。用户可以根据需要实时监控人员位置、查询历史轨迹等，从而实现对人员的有效管理和调度。 三、UWB功放芯片在UWB人员定位系统中的应用与优化 UWB功放芯片作为UWB人员定位系统的核心组件，其性能优化对于提高定位精度和稳定性具有重要意义。 1. 应用场景 （1）工业领域：在工业自动化、智能制造等场景中，UWB人员定位系统可以帮助企业实现对员工的准确追踪和管理，提高生产效率和安全性。 （2）医疗领域：在医院、养老院等场所，UWB人员定位系统可以用于病人的实时监控和定位，方便医护人员快速找到病人并提供及时救助。 （3）安防领域：在监狱、博物馆等需要高度安全监控的场所，UWB人员定位系统可以实现对人员的准确追踪和异常行为检测，提高安防水平。 2.优化措施 （1）功放芯片设计优化 为了进一步提高UWB功放芯片的性能，可以从以下几个方面进行优化设计： 电路结构优化：通过改进功放芯片的电路布局和元件选择，降低内部损耗，提高信号传输效率。 材料选择：采用高性能的半导体材料和先进的封装技术，提高芯片的散热性能和稳定性。 工艺制造：采用先进的微纳加工工艺和精密的测试技术，确保芯片的一致性和可靠性。 （2）匹配天线设计 天线是UWB信号传输的关键部件，与功放芯片的匹配程度直接影响到定位系统的性能。因此，在优化功放芯片的同时，还需要考虑天线的优化设计。 辐射效率提升：通过优化天线的结构和尺寸，提高UWB信号的辐射效率，确保信号能够覆盖更广的区域。 接收灵敏度增强：采用高增益、低噪声的天线设计，提高系统对微弱信号的接收能力。 （3）降低功耗 在UWB人员定位系统中，功耗是一个重要的考虑因素。为了降低系统的整体功耗，可以从以下几个方面对功放芯片进行优化： 低功耗电路设计：采用低功耗的电路设计方案，减少芯片在工作过程中的能量消耗。 动态调整增益：根据信号的强弱和传输距离，动态调整功放芯片的增益，避免不必要的能量浪费。 （4）提高抗干扰能力 在复杂环境中，UWB信号可能受到其他无线信号的干扰。为了提高系统的抗干扰能力，可以采取以下措施： 滤波技术应用：在功放芯片设计中加入滤波器，滤除干扰信号，确保有用信号的传输质量。 自适应调整增益：根据信号质量自动调整功放芯片的增益，以适应不同干扰环境下的定位需求。 四、UWB人员定位系统的应用前景与挑战 随着物联网技术的快速发展和智能化需求的不断提高，UWB人员定位系统在未来有着广阔的应用前景。然而，在实际应用中，该系统也面临着一些挑战。 1. 应用前景 （1）智慧城市：通过部署UWB人员定位系统，可以实现对城市内人员流动的准确监控和管理，为城市规划、交通管理等领域提供有力支持。 （2）智能家居：UWB人员定位系统可以与智能家居设备相结合，实现家庭成员的自动识别和位置感知，为提供更加智能化的家居服务提供可能。 （3）体育竞技：在体育比赛中，UWB人员定位系统可以用于运动员的准确追踪和数据分析，为教练制定训练计划和比赛策略提供有力依据。 2. 挑战与解决方案 （1）覆盖范围与精度平衡：在实现广泛覆盖的同时，确保定位精度是一个需要解决的问题。可以通过优化算法、增加基站密度等方式来提高定位精度。 （2）多场景适应性：不同场景下，UWB信号的传播特性可能发生变化。因此，需要研究针对不同场景的优化方案，提高系统的适应性。 （3）安全性与隐私保护：在人员定位过程中，涉及个人位置信息的传输和处理。为了确保数据安全和隐私保护，可以采用数据加密、访问控制等技术手段。 （4）标准化与互联互通：目前，UWB技术尚未形成统一的国际标准，不同厂商的产品可能存在兼容性问题。推动UWB技术的标准化进程，实现不同设备之间的互联互通，将有助于促进UWB人员定位系统的广泛应用。 综上所述，UWB功放芯片和UWB人员定位系统在技术发展和应用前景上展现出巨大的潜力。通过不断优化功放芯片设计和提升系统性能，可以推动UWB技术在更多领域得到应用，为人们的生活和工作带来更多便利和效益。
查看详情 查看详情
07
2024-12

酒店发现人体存在传感器毫米波雷达在家居领域的应用

发布时间： : 2024-12--07
在科技日新月异的今天，酒店行业也在不断探索如何运用先进技术提升客户体验。近期，一项新技术——人体存在传感器毫米波雷达，逐渐在酒店及家居领域崭露头角。这种雷达不仅能够精准地检测人体存在，还能实现智能家居设备的联动控制，为宾客提供更加个性化、舒适便捷的住宿体验。 毫米波雷达技术简介 毫米波雷达，顾名思义，是利用毫米波进行探测和测距的雷达系统。它具有穿透力强、抗干扰性好、分辨率高等特点。在家居领域，毫米波雷达主要用作人体存在传感器，通过发射并接收毫米波信号，精准地检测房间内是否有人，以及人的具体位置和活动状态。 毫米波雷达在酒店及家居中的应用 在酒店房间中安装毫米波雷达传感器，可以实现多种智能化功能。首先，它可以根据住客的活动状态自动调节房间内的灯光、空调等设备，提供更为舒适的环境。例如，当传感器检测到住客进入房间时，可以自动打开灯光、调节空调温度，营造出宾至如归的感觉。而当住客离开房间时，这些设备则可以自动关闭或进入节能模式，既环保又节省能源。 此外，毫米波雷达还可以与酒店的安全系统相连，提高安全保障。一旦检测到异常活动，如有人在非正常时间进入房间，系统可以立即发出警报，确保住客的安全。 毫米波雷达与传统传感器的比较 与传统的红外传感器相比，毫米波雷达具有更高的精度和稳定性。红外传感器容易受到环境温度、光线等因素的影响，而毫米波雷达则能在各种环境条件下保持稳定的工作性能。此外，毫米波雷达还能检测人体的微动，如呼吸、心跳等，这是红外传感器无法做到的。 毫米波雷达的未来发展 随着技术的不断进步，毫米波雷达的性能将进一步提高，成本也将逐渐降低。未来，毫米波雷达有望在家居领域得到更广泛的应用，不仅限于酒店，还可以拓展到普通家庭、办公室等场所。它可以与更多的智能家居设备相连，实现更加智能化、个性化的居住环境。 同时，随着物联网技术的不断发展，毫米波雷达还可以与其他传感器相结合，共同构建一个更加智能、高效的家居系统。例如，通过与温度传感器、湿度传感器等设备的联动，可以实时监测并调节室内的温湿度，提供更加舒适的生活环境。 毫米波雷达的隐私保护问题 虽然毫米波雷达在智能家居领域具有广阔的应用前景，但隐私保护问题也不容忽视。由于毫米波雷达能够精准地检测人体的位置和活动状态，因此必须采取严格的数据保护措施，确保这些信息不被滥用或泄露。 酒店和家居设备制造商应该遵循相关的数据保护法规，对收集到的数据进行加密处理，并限制数据的访问和使用权限。同时，他们还应该向用户明确说明数据的收集和使用方式，以及用户如何保护自己的隐私权。 结语 人体存在传感器毫米波雷达作为一种新兴的技术，在酒店及家居领域具有巨大的应用潜力。它不仅能够提升客户体验，还能提高安全性和节能性。然而，随着技术的普及和应用，我们也必须关注隐私保护等伦理和法律问题。只有在确保用户隐私和数据安全的前提下，这项技术才能真正发挥其价值，为人们的生活带来更多的便利和舒适。 在未来的发展中，我们期待毫米波雷达技术能够不断进步和完善，为智能家居领域带来更多的创新和突破。同时，我们也希望相关的法规和标准能够尽快出台，为这项技术的健康发展提供有力的保障。 除了上述提到的应用外，毫米波雷达在酒店和家居领域还有更多的可能性等待我们去探索。例如，它可以用于老年人或残障人士的辅助生活，通过实时监测他们的活动状态，及时提供必要的帮助和支持。此外，毫米波雷达还可以用于智能家居的安全防护，如入侵检测和预警系统等。 总之，人体存在传感器毫米波雷达技术的出现为酒店和家居智能化带来了新的机遇和挑战。我们应该充分利用这项技术的优势，同时关注并解决其可能带来的问题，共同推动智能家居领域的持续发展和创新。 在这个日新月异的科技时代，我们有理由相信，毫米波雷达技术将在不久的将来成为智能家居领域的重要支柱，为人们的生活带来更多的便捷和安全。而我们也期待着更多的企业和研究机构能够投身到这一领域的研究和开发中，共同推动毫米波雷达技术的进一步发展和应用。 与此同时，教育和普及工作也同样重要。我们需要让更多的人了解毫米波雷达技术及其应用领域，提高公众对其的认知度和接受度。只有这样，毫米波雷达技术才能在更广泛的范围内得到应用和推广，真正发挥其提升生活品质、增强安全保障的作用。 在未来的探索中，我们还将不断面临新的挑战和问题。但正是这些挑战和问题，推动着我们不断前进、不断创新。让我们携手共进，共同迎接毫米波雷达技术在酒店和家居领域的美好未来。 此外，随着5G、物联网、大数据等技术的飞速发展，毫米波雷达技术将与这些前沿技术深度融合，为智能家居领域带来更加创新性的创新。我们可以想象，在未来的智能家居系统中，毫米波雷达将成为不可或缺的一部分，为人们提供更加智能化、个性化、安全化的生活服务。 综上所述，人体存在传感器毫米波雷达在酒店和家居领域的应用具有广阔的前景和无限的潜力。让我们共同期待这项技术为我们的生活带来更多的惊喜和便利吧！
查看详情 查看详情
上一页
1
2
...
308

地址：深圳市宝安区西乡街道麻布社区宝安互联网产业基地A区6栋7栋7706

邮箱：Sales@ferry-semi.com

版权所有©2020  深圳市飞睿科技有限公司  粤ICP备2020098907号    飞睿科技微波雷达wifi模块网站地图

 

免责声明：本网站部分图片和文字内容可能来源于网络，转载目的在于传递更多信息，并不代表本网站赞同其观点或证实其内容的真实性。如涉及作品内容、版权和其它问题，请在30日内与本网站联系，我们将在第一时间删除内容！本站拥有对此声明的最终解释权。